[1] Логічні мікросхеми КМОП

13.04.2017

[1] Логічні мікросхеми КМОП

[1] Логічні мікросхеми КМОП

Hi All!

1. Розшифровка використаних в тексті скорочень (в дужках — англійська

варіант абревіатури).

БІС (LSI) — великі інтегральні схеми, схеми високого рівня інтеграції.

БиКМОП (BiCMOS) — логіка, що включає як біполярні, так і КМОП структури.

КМОП (CMOS) — комплементарна МОП-логіка, на P-МОП і N-МОП транзисторах.

МІС (SSI) — малі інтегральні схеми, «проста логіка».

МОП (MOS) — метал-окисел-напівпровідник, так позначають і транзистори такий

структури, і логіку на них.

СИС (MSI) — середні інтегральні схеми, схеми середнього рівня інтеграції.

ТТЛ (TTL) — транзисторно-транзисторна логіка.

ЕСЛ (ECL) — эмиттерно-зв’язана логіка.

2. Принципи дії КМОН логіки.

2.1 МОП транзистор з індукованим затвором.

МОП транзистори можуть бути двох типів провідності — з P-каналом і з N-каналом.

P-канальних МДН транзистор (P-МОП транзистор) складається з двох областей з

P-провідністю (стоку і витоку) на підкладці з N-провідністю. Між стоком і

витоком знаходиться затвор з провідного матеріалу, відокремлений від напівпровідника

дуже тонким (соті частки мікрона) шаром діелектрика.

На рис.1 зображена робоча частина (між стоком і витоком) P-МОП транзистори.

При нульовому напрузі на затворі проводить канал між стоком і витоком

отстуствует, опір стік-витік дуже велике (гигаомы). При негативному

напрузі затвора, що перевищує (по модулю) деяке граничне значення,

поверхні діелектрика утворюється провідний канал. Саме такий польовий

транзистор, у якого при нульовому напрузі канал відсутній і утворюється

лише при початковому зміщенні затвора, і називають транзистором з індукованим

(а не вбудованим) каналом.

Опір каналу тим менше, чим більш негативно напруга на затворі.

Це опір для польових транзисторів, що використовуються в логічних

мікросхемах, може бути від одиниць до десятків ом-сотень килоом, в залежності від

типу мікросхеми і режиму. Але в будь-якому випадку воно на багато порядків менше, ніж

опір закритого МДН-транзистора.

P-канальний транзистор працює (якщо напруга на джерелі вважати рівним нулю)

Слід зазначити, що МДН-транзистори, що застосовуються в логічних схемах, що мають

симетричну структуру, стік і джерело в них не відрізняються конструктивно.

Витоком є більш позитивний (для P-МОП) або більш негативний (для

N-МОП) електрод.

Основні розміри МДН-транзистора (рис.1). Довжина каналу — відстань між

рядок і витоком, розмір L. Ширина каналу — розмір Z. Довжина каналу сильно

впливає на швидкодію, при інших рівних умовах час затримки логічного

елемента прямо пропорційно квадрату довжини каналу. Іншими словами, при

зменшенні довжини каналу вдвічі час затримки зменшується вчетверо.

Це можна пояснити так. Опір каналу прямо пропорційно його довжині.

Ємність затвор-підкладка також прямо пропорційна довжині каналу.

Відповідно постійна часу, рівна добутку опору каналу і

ємності, прямо пропорційна квадрату довжини каналу. Тому довжину каналу для

підвищення швидкодії намагаються зменшувати. Мінімальна довжина каналу

обмежується технологічними можливостями при виробництві мікросхем.

Ширина каналу (для внутрішніх елементів мікросхеми) слабо впливає на

швидкодія, оскільки опір каналу їй назад пропорційно, а ємність

прямо пропорційна. Твір їх у першому наближенні не залежить від

ширини каналу. Однак ширина каналу визначає вихідний струм (він їй прямо

пропорційний), тому для каскадів, які працюють на зовнішні виводи мікросхеми,

доводиться робити ширину каналу великий, щоб забезпечити потрібний вихідний струм і

необхідну швидкість перехаряда ємності навантаження (вона у багато разів більше

паразитних ємностей внутрішніх ланцюгів мікросхеми).

На практиці, на відміну від того що умовно зображено на рис.1, ширина каналу

завжди більше довжини каналу, а для транзисторів вихідних каскадів мікросхем —

багато разів більше довжини, може досягати 1 мм і більше. Довжина каналу

«повільних» КМОП ранніх типів дорівнює 5-10 мкм, а у швидких може складати частки

мікрона. Мінімальна довжина каналу МДН-транзисторів найшвидших сучасних

мікропроцесорів і мікросхем пам’яті досягла 45 нм (0,045 мкм).

Велика напруженість електричного поля в каналі викликає дрейф атомів

домішок в напівпровіднику. Це призводить до деградації параметрів МОП

транзистора, а потім і повного його відмови. Щоб швидкість деградації параметрів

була досить мала, потрібно, щоб на 1 мкм довжини каналу доводилося не

більше 10 вольт. Тому для МОП мікросхем, які працюють при напрузі живлення 5

вольт, длиа каналу не менше 0,5 мкм, при харчуванні 3,3 В — не менше 0,35 мкм і

т. д. (лише при довжині каналу менше 0,1 мкм ця пропорційність порушується і

Вольт-амперні характеристики МДН-транзистора зображені на рис.2. Видно, що

при малих напругах стік-витік (С-І) проміжок З-І може бути представлений як

опір, зменшуване із зростанням напруги затвор-витік (З-І), а при

великих напруги струм стоку майже не залежить від напруги З В. На цьому

ділянці струм стоку визначається за формулою

Ic = A * (Uз — U0)^2

де Ic — струм стоку, A — коефіцієнт, що не залежить від напруги на електродах

транзистора, Uз — напруга З-Та, U0 — порогове напруга.

З цієї формули ясно, що при зростанні напруги живлення швидкодія

зростає, тому що струм, перезаряжающий вихідну ємність і ємність навантаження,

зростає квадратично із зростанням напруги, а заряд ємності прямо пропорційний

напрузі. Тому час затримки приблизно обернено пропорційно напрузі

харчування. З формули також видно, що при наближенні напруги харчування (воно ж

— напруга З-Та відкритого транзистора) до порогового напруги струм стоку

прагне до нуля, а час затримки зростає і може досягати дуже великих

значень. Слід також зазначити, що ця формула є наближеною, при

більших напругах З-І опір каналу і струм стоку визначаються

паразитними опорами, включеними последлвательно з каналом. Тому при

великих напругах живлення зростання швидкодії із зростанням напруги живлення

сповільнюється.

2.2 Схеми, пристрій і принципи дії елементів КМОН логіки.

На рис.3, а зображено розташування P-МОП і N-МОП транзисторів КМОП

мікросхемі. P-МОП транзистори створюються прямо в N-підкладці, а N-МОП

спеціально створеному кишені з P-провідністю. Важливою перевагою

МОП-транзисторів є те, що вони не вимагають взаємної ізоляції один від

одного (ізоляція як стоку з витоком, так і каналу від підкладки відбувається

автоматично, збідненим шаром P-N переходів). Це спрощує виробництво

мікросхем і підвищує щільність упаковки елементів.

На рис.3, б зображена спрощена схема КМОП інвертора. З неї ясний принцип його

роботи. При подачі на вхід нульової напруги N-МОП транзистор VT2 закритий і

представляє собою дуже велику сопроивление. Напруга З-І P-МОП транзистора

VT1 дорівнює напрузі живлення, він відкритий, його опір у багато разів

менше, ніж опір закритого VT2, вихідна напруга практично дорівнює

напрузі живлення. При подачі на вхід напруги живлення VT1 закритий, відкритий

VT2 і напруга на виході практично дорівнює нулю. В обох випадках струм живлення

дуже малий, він дорівнює струму закритого транзистора і знаходиться в нанамперном або

пикоамперном діапазоні.

На рис.3, зображена повна схема КМОП інвертора з захисними елементами

вході і паразитними елементами. Діоди VD1-VD3 і редистор R — захисні елементи,

захищають дуже тонкий діелектрик затворів від пошкодження статичним

електрикою. Ємність C — вхідна ємність КМОП інвертора, разистор R

Вхідний струм КМОН логіки повністю визначається струмами витоку і зазвичай вважається

пренебрежимо малим. Коэхффициент розгалуження (кількість входів, підключених

до одного виходу) КМОН логіки практично обмежується лише допустимої

ємністю навантаження. При низьких вимогах до швидкодії коефіцієнт

розгалуження може доходити до 1000, що набагато більше, ніж потрібно в будь-який

практичної схемою.

На рис.4 изоражена схема КМОП логічного елемента І-НЕ.

Якщо напруга хоча б на одному з входів дорівнює нулю, хоча б один з

транзисторів VT3 і VT4 відкритий, а хоча б один з транзисторів VT1 і VT2 закритий,

на виході висока напруга. Якщо ж напруга на обох входах висока (одно

напрузі живлення), VT3 і VT4 закриті, а VT1 і VT2 відкриті, напруга на

виході дорівнює нулю. Для будь-якої комбінації наряжений на входах споживаний струм

елемента визначається тільки витоками закритих елементів і дуже малий.

Аналогічно може бути побудований логічний елемент І-НЕ з великим числом входів

якщо підключити ще P-МОП транзистори впараллель з VT3 і VT4, а N-МОП —

последвательно з VT1 і VT2). Якщо ж VT3 і VT4 включити апоследовательно, а VT1

і VT2 — впараллель, вийде елемент АБО-НЕ. Замінивши в схемі рис.4 VT3 і VT4

на ланцюжка послідовно включених транзисторів, а VT1 і VT2 — на групи

впараллель включених транзисторів, отримаємо схему АБО-І-НЕ. Аналогічно,

використовуючи кілька послідовно включених груп з впараллель включених

P-МОП транзисторів і кілька впараллель включених груп з послідовно

включених N-МОП транзисторів, отримаємо елемент І-АБО-НЕ.

Таким чином, базовим елементом КМОН логіки є елемент І-АБО-НЕ (або

аналогічний йому за возможносям АБО-І-НЕ), причому статичний струм споживання

цього елемента близький до нуля, визначається лише струмами витоку і зворотними

струмами P-N переходів.

Іншим основним елементом КМОН логіки є ключ-комутатор (КК),

зображений на рис.5. Він складається з впараллель включених P-МОП і N-МОП

транзисторів, на затвори яких подані протифазні напруги Ф1 і Ф2. При

Ф1=0 і Ф2, що дорівнює напрузі живлення, обидва транзистора закриті при будь-яких

напругу на вході в межах від 0 до напруги живлення. Якщо ж Ф1 одно

напрузі живлення, а Ф2 — нулю, то при вхідному наряжении, близькому до нуля,

відкритий транзистор VT1 і вхідна напруга надходить на вихід. Якщо вхідна

напруга близько до напруги живлення, відкритий транзистор VT2 і вхідна

напруга також надходить на вихід. Таким чином, КК є

комутатором-ключем для логічних рівнів сигналів. Треба враховувати, що при

напрузі на вході, близькому до половині напруги живлення, обидва транзистора VT1

і VT2 (якщо напруга живлення недостатньо висока) можуть бути закриті або

мати дуже великий опір, т. к. напруга З-Та не може перевищувати

порогове напруга або бути близьким до нього. Тобто КК при невеликих

напругах живлення (не перевищують або незначно перевищують суму

порогових напруг VT1 і VT2) погано працює (або зовсім не працює)

ключ для аналогових сигналів. Але для цифрових сигналів він працює добре.

Ключі-комутатори широко застосовуються в КМОН логіці не тільки як комутатори

кілька сигналів на один вихід або одного сигналу на кілька виходів або

створення елементів з трьома станами, але і для створення логічних элеметов

(наприклад, элмент «Виключає АБО» зазвичай будується на комутаторі прямого і

інверсного сигналів на вхід выхоного буферного інвертора), див. рис.6, а також в

тригерах. Типова схема КМОП тригера — це два послідовно включених

інвертора, на вхід яких за допомогою двох КК то подається сигнал з виходу цієї

ланцюжки з двох інверторів (режим зберігання), то вхідний сигнал (режим прийому),

див. рис.7 — схему тригера К176ТМ2 (CD4013).

Безбуферные і буферизовані логічні елементи.

На рис.4 і рис.7 (ліва схема MC14011UB) зображена проста схема двухвходовго

логічного елемента І-НЕ, не має вхідних і вихідних буферів. Ця схема

має ряд недоліків:

— знижена швидкість перемикання з «1» в «0» (з-за того, що струм

перемикання проходить через давши послідовно включені транзистороа, а якщо

входів більше двох, то відповідно і більше число послідовно включених

транзисторів),

— різниця перехідних характеристик з різних входів, т.к. N-канальні

транзистори різних входів ключены по-різному, у жодного іншого транзистор ланцюга

стоку, в іншого в ланцюзі витоку,

— знижена завадостійкість з-за того, що при ищзменении вхідного

напруги ще до перемикання вихідна напруга починає змінюватися з-за

відкривання транзистора іншого плеча (і вихідна напруга відрізняється від

напруги землі іллі харчування),

— якщо навантаження споживає струм, будь-яка перешкода на вході проходить на вихід, т. к.

при будь перешкоди на вході змінюється опір відкритого транзистора.

Щоб ліквідувати ці недоліки, застосовуються буферизовані логічні

елементи. Буфер може являти собою або два інвертора на виході

логічного елемента (рис.7 середня схема MC14011B), або інвертори як на

кожному вході і на виході, при цьому схема І-НЕ замінюється на схему АБО-НЕ,

щоб отримати ту ж логічну функцію (рис.7 права схема CD4011B).

Буфер з інверторами на входах і виходах краще «нормалізує» характеристики,

поріг перемикання по всіх входів однаковий і визначається порогом

перемикання вхідних інверторів. Схема з буфером на виході у вигляді двох

— має більш високу швидкодію, особливо при невеликій ємності навантаження,

— споживає меншу потужність,

— має гіршу завадостійкість.

— більш повільна при малій ємності навантаження,

— протребляет велику потужність при перемиканні,

— має кращу стійкість,

— краще працює на велику ємнісне навантаження або навантаження, що споживає струм.

Згідно з технічним даними виробників, зазвичай для безбуферных схем вхідна

Оскільки для швидкодіючих схем завадостійкість відіграє велику роль,

швидкодіючих серіях КМОП вся логіка буферизована. Виняток для цих

серій — лише мікросхеми інверторів, які бувають як буферизовані, так і

безбуферные.

Отличителным ознакою безбуферных схем є наявність букви U (від

Unbuffered) в позначенні. Наприклад, CD4011UB небуферизованная, CD4011B

буферизована. 74HCU04 небуферизованная, 74HC04 буферизована.

Схеми тригерів і підвищеного ступеня інтеграції (СІС, БІС) завжди

буферизовані. Вони містять багато транзисторів і з метою скорочення розміру

кристала ці транзистори мають невелику ширину каналу (і, отже,

малу допустиму навантажувальну ємність). Так, подвійний D-тригер К561ТМ2 (CD4013)

містить 64 транзистора, а здвоєний 4-розрядний лічильник К561ИЕ10 (CD4020) —

Короткий опис статті: мікросхеми кмоп Hi All! 1. Розшифровка в тексті скорочень (в дужках — англійський варіант БІС (LSI) — великі схеми, схеми високого рівня інтеграції. БиКМОП (BiCMOS) — логіка, що включає як біполярні, так і КМОП структури.

Джерело: [1] Логічні мікросхеми КМОП

Також ви можете прочитати